總之，3D NAND和現(xiàn)有平面NAND表現(xiàn)出了極大背離。在2D NAND中，它的制程是依賴于高級光刻技術(shù)。雖然3D NAND制程中采用了后緣40納米到20納米的設(shè)計規(guī)格。光刻技術(shù)仍在使用，但它不再是最關(guān)鍵的環(huán)節(jié)。因此對于3D NAND，所面臨的挑戰(zhàn)從光刻技術(shù)轉(zhuǎn)向沉積和刻蝕。

實際上，3D NAND面向半導(dǎo)體行業(yè)推出了許多極具挑戰(zhàn)性的新式制程步驟。“通過將位串遷到三維空間，該技術(shù)讓許多圖形微縮的挑戰(zhàn)難度降低不少，” Coventor首席技術(shù)官David Fried表示。“但它已經(jīng)推出了一些相當(dāng)復(fù)雜的新制程。這些制程的均一性(即制程能力)是關(guān)鍵。所以在我看來，挑戰(zhàn)主要集中在了一些關(guān)鍵制程的可變性控制上。”

3D NAND流程從一個襯底開始。那么供應(yīng)商開始經(jīng)歷流程中的第一個巨大挑戰(zhàn)——交替堆棧沉積。采用化學(xué)氣相沉積(CVD)，交替堆棧沉積包含了一個在襯底上逐層沉積并堆疊薄膜層的制程。

這個制程更像是做夾心蛋糕。簡而言之，一個材料層沉積到襯底上，然后有一個材料層再羅列上去。這個進程數(shù)次重復(fù)，直到設(shè)備達(dá)到想要的層數(shù)。

Objective Analysis稱，每一個供應(yīng)商用于生產(chǎn)3D NAND設(shè)備，所構(gòu)建堆疊層的使用材料不同，三星在襯底上沉積氮化硅和二氧化硅的交替層。相比之下，東芝的3D NAND技術(shù)則采用了導(dǎo)電的多晶硅和絕緣的二氧化硅這兩個交替層。

Ping稱，交替堆疊沉積必須要對良好的均一性和低缺陷率進行精確控制。“首先，均一性必須要好，一切都要回歸到壓力控制，因為交替的薄膜材料不同。每一層薄膜都可能會存在不匹配問題，壓力能夠顯示出來。”

這些挑戰(zhàn)隨著供應(yīng)商設(shè)備層數(shù)的增高而不斷加大。“每一個步驟的重復(fù)也是至關(guān)重要，而且為了控制成本它必須要做到高產(chǎn)能率。”泛林半導(dǎo)體公司的Pan如是說。

高縱橫比刻蝕

交替堆疊沉積的步驟之后，一層硬掩膜(hard mask)放置在表面，然后依照圖案在上面開孔。接下來整個流程最難的部分來了——高縱橫比刻蝕。

從設(shè)備的頂部到襯底刻蝕微小的槽位或通道。為了證明該步驟的復(fù)雜度舉例——三星的3D NAND設(shè)備在同一芯片上刻蝕了250萬條微小的通道。每一條通道都必須要并行統(tǒng)一。

現(xiàn)在的高縱橫比刻蝕技術(shù)能夠處理32-48層設(shè)備的需求。對于這些芯片，縱橫比范圍在30:1到40:1。“這種刻蝕技術(shù)相當(dāng)復(fù)雜。均一性對存儲設(shè)備的性能至關(guān)重要，” Fried表示。這項統(tǒng)計也是極為驚人的。一旦刻蝕完成，內(nèi)部開孔的數(shù)量也是不容小覷。

那么問題?目前的高縱橫比刻蝕工具要么未就緒，要么在設(shè)法滿足64層及以上設(shè)備的需求，縱橫比范圍為60:1到70:1。Ping稱：“以目前的刻蝕能力而言太高了?？涛g和硬掩膜技術(shù)還未必可用于60:1或70:1縱橫比。”

再往前，NAND供應(yīng)商雙管齊下。第一根管，它們要等新一代高縱橫比刻蝕工具等技術(shù)的到來。然后，給夠時間準(zhǔn)備刻蝕機，它們可能會微縮到——32層和48層，再到64層，96層，然后128層。

第二根管，NAND供應(yīng)商將會開發(fā)新一代string stacking技術(shù)。(詳見下文)

電荷捕獲VS浮柵

在轉(zhuǎn)向string stacking技術(shù)之前，供應(yīng)商繼續(xù)微縮現(xiàn)有3D NAND。除了沉積和刻蝕，現(xiàn)有3D NAND還進行了其它復(fù)雜的步驟，其中包括浮柵的形成。

對于這個，行業(yè)轉(zhuǎn)向兩個選擇方向。三星，海力士和閃迪/東芝二人組都利用電荷捕獲閃存技術(shù)。這項技術(shù)采用了非導(dǎo)體氮化硅層，這個層環(huán)繞一個單元的控制柵，后者轉(zhuǎn)而捕獲電荷保持單元完整性。

相比之下，英特爾/美光二人組未采用電荷捕獲的方式，而是擴展浮柵結(jié)構(gòu)至3D NAND。“在浮柵中，這個柵實際上是導(dǎo)體，一個電荷捕獲層其實類似一個浮柵，是一個絕緣體。” Objective Analysis公司Handy如是說。

浮柵設(shè)計一些繁雜的圖形步驟。“把圖形刻印在一個垂直孔的面上實在很難。你必須要經(jīng)過很多復(fù)雜制程。” Handy補充道。

當(dāng)然，電荷捕獲也有弊端。“電荷捕獲的優(yōu)勢是你不必刻印圖形，它在這方面更容易，但除了三星之外，其它廠商無法有效控制電荷捕獲的成本。”

金屬沉積

如果開發(fā)了柵極，下一步依舊很難。設(shè)備需要連接。設(shè)備利用一種導(dǎo)體進行回填，使用了金屬沉積法。

泛林半導(dǎo)體公司高級副總裁兼首席技術(shù)官，Dave Hemker稱，“金屬沉積上所面臨的一個挑戰(zhàn)就是，我們看到很多客戶‘用鎢金屬來回填’這是一種微妙的沉積法，因為你在做一個非視距(non-line-of-sight)沉積，事后難免得奔回去回填金屬鎢。如果你無法恰當(dāng)處理這個制程，可能要預(yù)先放置前體(pre-cursor)然后析出鎢粉回填。”

String stacking

在這個流程中，步驟把握難度都很大，但最大的挑戰(zhàn)十分明確。即便業(yè)內(nèi)解決了高縱橫比刻蝕問題，現(xiàn)在的單字符串3D NAND技術(shù)也仍在約48層和/或64層打轉(zhuǎn)。

就算刻蝕機也準(zhǔn)備就緒，3D NAND也只能到達(dá)128層。Ping表示：“這是因為縱橫比受到該制程的限制。因此你必須找一個解決方法繞過這些限制。”

答案為何?String stacking。在這個方法中，供應(yīng)商將單個3D NAND設(shè)備堆疊起來。每一臺設(shè)備可能被一個絕緣層隔開。“當(dāng)你進行string stacking時，你就完成了一個字符串，接下來復(fù)制步驟環(huán)節(jié)也就暢通無阻了。” Ping如是說。

例如，一家供應(yīng)商想開發(fā)一款48層設(shè)備。為了設(shè)計這樣的芯片，需要進行同樣的制程，就像交替層沉積，刻蝕等。

那么，這個供應(yīng)商就得用相同的流程去開發(fā)一個不同的48層芯片。這個制程不限于48層的芯片。它也可能堆疊多個32層芯片。如果這項技術(shù)可用，那么它還可以堆疊64層，96層甚至128層設(shè)備。

雖然理論上供應(yīng)商可能會選擇用32層和48層進行string stacking。因為相比96層或128層芯片，開發(fā)單個32層或48層的設(shè)備的壓力限制較小。

Ping繼續(xù)表示，不過很說到底3D NAND采用string stacking也只是能達(dá)到堆疊近300層。“然后就會出現(xiàn)問題。你堆疊的時候，成品率損失持續(xù)增長，這就會成為限制。再加上，一切受壓力所限。如果你放太多的膜，那么壓力也會出現(xiàn)限制。”

然而，供應(yīng)商會如何在string stack上將單個3D NAND設(shè)備連接在一起尚有待觀察。對于這個問題，行業(yè)的互聯(lián)方案可以說是五花八門。“你會有4到5個不同的選擇。你可以在中間構(gòu)建一個共享位線。另一個選擇則是構(gòu)建一個字符串，然后與每一個字符串直接連接。”

string stacking的確有很多不確定性和挑戰(zhàn)?？杉幢銢]有string stacking，行業(yè)也在面臨一些挑戰(zhàn)。不論如何，行業(yè)必須掌握和完善3D NAND不同的制作步驟。否則，這項技術(shù)成本會繼續(xù)昂貴下去，至少對絕大多數(shù)OEM而言。